1PmemRanges: 2 - { lower: 0x80000000, upper: 0x80000000000 } 3 4PMAConfigs: 5 - { base_addr: 0x0, range: 0x1000000000000, a: 3 } 6 - { base_addr: 0x80000000000, c: true, atomic: true, a: 1, x: true, w: true, r: true } 7 - { base_addr: 0x80000000, a: 1, w: true, r: true } 8 - { base_addr: 0x3A000000, a: 1 } 9 - { base_addr: 0x38022000, a: 1, w: true, r: true } 10 - { base_addr: 0x38021000, a: 1, x: true, w: true, r: true } 11 - { base_addr: 0x30010000, a: 1, w: true, r: true } 12 - { base_addr: 0x20000000, a: 1, x: true, w: true, r: true } 13 - { base_addr: 0x10000000, a: 1, w: true, r: true } 14 - { base_addr: 0 } 15 16EnableCHIAsyncBridge: true 17 18L2CacheConfig: { size: 1 MB, ways: 8, inclusive: true, banks: 4, tp: true } 19 20L3CacheConfig: { size: 16 MB, ways: 16, inclusive: false, banks: 4 } 21 22DebugModuleBaseAddr: 0x38020000 23