xref: /XiangShan/readme.zh-cn.md (revision 1545277abc67bbe5123a324f0b61142535bfe61f)
101614dadSYinan Xu# 香山
201614dadSYinan Xu
301614dadSYinan Xu香山是一款开源的高性能 RISC-V 处理器。采用 Chisel 硬件设计语言开发,支持 RV64GC 指令集。
401614dadSYinan Xu
501614dadSYinan Xu详细文档将在未来放出。
601614dadSYinan XuEnglish Readme is [here](README.md).
701614dadSYinan Xu
801614dadSYinan Xu©2020-2021 中国科学院计算技术研究所版权所有。
901614dadSYinan Xu
1001614dadSYinan Xu## 文档和报告
1101614dadSYinan Xu
1201614dadSYinan Xu在 2021 年 6 月的 RISC-V 中国峰会上,我们给出了超过 20 个技术报告。报告已经更新到[我们的文档仓库](https://github.com/OpenXiangShan/XiangShan-doc)1301614dadSYinan Xu
14708ceed4SYinan Xu更多的文档也将持续更新到相同的仓库。
1501614dadSYinan Xu
16708ceed4SYinan Xu## 关注我们
17708ceed4SYinan Xu
18708ceed4SYinan XuWechat/微信:香山开源处理器
19708ceed4SYinan Xu
20708ceed4SYinan Xu<div align=left><img width="340" height="117" src="images/wechat.png"/></div>
21708ceed4SYinan Xu
22708ceed4SYinan XuZhihu/知乎:[香山开源处理器](https://www.zhihu.com/people/openxiangshan)
23708ceed4SYinan Xu
24708ceed4SYinan XuWeibo/微博:[香山开源处理器](https://weibo.com/u/7706264932)
25708ceed4SYinan Xu
26770ded88SLingrui98可以通过[我们的邮件列表](mailto:[email protected])联系我们。列表中的所有邮件会存档到[这里](https://www.mail-archive.com/[email protected]/)27770ded88SLingrui98
2801614dadSYinan Xu## 处理器架构
2901614dadSYinan Xu
3001614dadSYinan Xu自 2020 年 6 月开始开发的[雁栖湖](https://github.com/OpenXiangShan/XiangShan/tree/yanqihu)为香山处理器的首个稳定的微架构。目前版本的香山(即南湖)正在 master 分支上不断开发中。
3101614dadSYinan Xu
3201614dadSYinan Xu微架构概览:
3310268040SYinan Xu![xs-arch-single](images/xs-arch-simple.svg)
3401614dadSYinan Xu
3501614dadSYinan Xu## 目录概览
3601614dadSYinan Xu
3701614dadSYinan Xu以下是一些关键目录:
3801614dadSYinan Xu
3901614dadSYinan Xu```
4001614dadSYinan Xu.
4101614dadSYinan Xu├── fpga                   # 支持的 FPGA 开发板、用于构建 Vivado 项目的文件
4201614dadSYinan Xu├── read-to-run            # 预建的仿真镜像文件
4301614dadSYinan Xu├── scripts                # 用于敏捷开发的脚本文件
4401614dadSYinan Xu└── src
4501614dadSYinan Xu    ├── test               # 测试文件(包括差异测试(diff-test)和模块测试(module-test) 等)
4601614dadSYinan Xu    └── main/scala         # 设计文件
4701614dadSYinan Xu        ├── bus/tilelink   # tilelink 实用工具
4801614dadSYinan Xu        ├── device         # 用于仿真的虚拟设备
4901614dadSYinan Xu        ├── difftest       # chisel 差异测试接口
5001614dadSYinan Xu        ├── system         # SoC 封装
5101614dadSYinan Xu        ├── top            # 顶层模块
5201614dadSYinan Xu        ├── utils          # 复用封装
5301614dadSYinan Xu        ├── xiangshan      # 主体设计代码
5401614dadSYinan Xu        └── xstransforms   # 一些实用的 firrtl 变换代码
5501614dadSYinan Xu```
5601614dadSYinan Xu
5701614dadSYinan Xu## 生成 Verilog
5801614dadSYinan Xu
5901614dadSYinan Xu* 运行 `make verilog` 以生成 verilog 代码。输出文件为 `build/XSTop.v`。
6001614dadSYinan Xu* 更多信息详见 `Makefile`。
6101614dadSYinan Xu
6201614dadSYinan Xu## 仿真运行
6301614dadSYinan Xu
6401614dadSYinan Xu### 环境搭建
6501614dadSYinan Xu
6601614dadSYinan Xu* 设定环境变量 `NEMU_HOME` 为[香山 NEMU](https://github.com/OpenXiangShan/NEMU) 在您机器上的绝对路径。
6701614dadSYinan Xu* 设定环境变量 `NOOP_HOME` 为香山工程文件夹的绝对路径。
6801614dadSYinan Xu* 设定环境变量 `AM_HOME` 为[香山 AM](https://github.com/OpenXiangShan/nexus-am) 的绝对路径。
6901614dadSYinan Xu* 项目使用 `mill` 进行 scala 编译,因此需要安装 `mill`,详见 [mill 手动安装指南](https://com-lihaoyi.github.io/mill/mill/Intro_to_Mill.html#_installation)(目前仅英文版本)。
7001614dadSYinan Xu* 克隆本项目,运行 `make init` 以初始化本项目引用的开源子模块。
7101614dadSYinan Xu
7201614dadSYinan Xu### 运行仿真
7301614dadSYinan Xu
7401614dadSYinan Xu* 安装开源 verilog 仿真器 [Verilator](https://verilator.org/guide/latest/)7501614dadSYinan Xu* 运行 `make emu` 以利用 Verilator 构建 C++ 仿真器 `./build/emu`。
7601614dadSYinan Xu* 运行 `./build/emu --help` 可以获得仿真器的各种运行时参数。
7701614dadSYinan Xu* 更多细节详见 `Makefile` 与 `verilator.mk`。
7801614dadSYinan Xu
7901614dadSYinan Xu运行示例:
8001614dadSYinan Xu
8101614dadSYinan Xu```bash
82*1545277aSYinan Xumake emu CONFIG=MinimalConfig EMU_THREADS=2 -j10
8301614dadSYinan Xu./build/emu -b 0 -e 0 -i ./ready-to-run/coremark-2-iteration.bin --diff ./ready-to-run/riscv64-nemu-interpreter-so
8401614dadSYinan Xu```
8501614dadSYinan Xu
8601614dadSYinan Xu## 致谢
8701614dadSYinan Xu
8801614dadSYinan Xu在香山的开发过程中,我们采用了来自开源社区的子模块。具体情况如下:
8901614dadSYinan Xu
9001614dadSYinan Xu| 子模块         | 来源                                                       | 详细用途                                                       |
9101614dadSYinan Xu| ------------------ | ------------------------------------------------------------ | ------------------------------------------------------------ |
9201614dadSYinan Xu| L2 Cache/LLC       | [Sifive block-inclusivecache](https://github.com/ucb-bar/block-inclusivecache-sifive) | 我们增强了原模块的功能和时序,最终使之能胜任 L2/LLC 任务的缓存生成器 |
9301614dadSYinan Xu| Diplomacy/TileLink | [Rocket-chip](https://github.com/chipsalliance/rocket-chip)  | 我们复用了来自 rocket-chip 的外接框架和链接,来调度总线 |
9401614dadSYinan Xu| FPU                | [Berkeley hardfloat](https://github.com/ucb-bar/berkeley-hardfloat) | 我们使用了 Barkeley-hardfloat 作为浮点运算器并为之设计了 SRT-4 除法/开方运算单元。此外我们分割了 FMA 流水线以优化时序 |
9501614dadSYinan Xu
9601614dadSYinan Xu我们深深地感谢来自开源社区的支持,我们也鼓励其他开源项目在[木兰宽松许可证](LICENSE)的范围下复用我们的代码。:)
97