| readme.zh-cn.md (8815ed5269b5a48541650af1ee1051310d4f64ae) | readme.zh-cn.md (5986560e7df8e49aeb0d9ca3630b53d96720b102) |
|---|---|
| 1# 香山 2 3香山（XiangShan）是一款开源的高性能 RISC-V 处理器。 4 5English Readme is [here](README.md). 6 7©2020-2022 中国科学院计算技术研究所版权所有 8 9©2020-2022 鹏城实验室版权所有 10 11## 文档和报告 12 13[XiangShan-doc](https://github.com/OpenXiangShan/XiangShan-doc) 是我们的官方文档仓库，其中包含了设计文档、技术报告、使用教程等内容。 14 15* 香山微结构文档已经发布，欢迎访问 https://xiangshan-doc.readthedocs.io 16 | 1# 香山 2 3香山（XiangShan）是一款开源的高性能 RISC-V 处理器。 4 5English Readme is [here](README.md). 6 7©2020-2022 中国科学院计算技术研究所版权所有 8 9©2020-2022 鹏城实验室版权所有 10 11## 文档和报告 12 13[XiangShan-doc](https://github.com/OpenXiangShan/XiangShan-doc) 是我们的官方文档仓库，其中包含了设计文档、技术报告、使用教程等内容。 14 15* 香山微结构文档已经发布，欢迎访问 https://xiangshan-doc.readthedocs.io 16 |
| 17 18## 论文发表情况 19 20### MICRO 2022: Towards Developing High Performance RISC-V Processors Using Agile Methodology 21 22我们在 MICRO'22 会议上的论文介绍了香山处理器及敏捷开发实践经验，包括一些面向设计、功能验证、调试、性能评估等方面的敏捷开发工具。论文得到了 Artifact Evaluation 的所有三个徽章。 23 24 25 26 27 28[Paper PDF](https://github.com/OpenXiangShan/XiangShan-doc/blob/main/publications/micro2022-xiangshan.pdf) | IEEE Xplore (TBD) | ACM DL (TBD) | BibTeX (TBD) 29 30 |
|
| 17## 关注我们 18 19Wechat/微信：香山开源处理器 20 21<div align=left><img width="340" height="117" src="images/wechat.png"/></div> 22 23Zhihu/知乎：[香山开源处理器](https://www.zhihu.com/people/openxiangshan) 24 --- 84 unchanged lines hidden (view full) --- 109在香山的开发过程中，我们采用了来自开源社区的子模块。具体情况如下： 110 111| 子模块 | 来源 | 详细用途 | 112| ------------------ | ------------------------------------------------------------ | ------------------------------------------------------------ | 113| L2 Cache/LLC | [Sifive block-inclusivecache](https://github.com/ucb-bar/block-inclusivecache-sifive) | 我们的新 L2/L3 缓存设计受到了 Sifive `block-inclusivecache` 的启发. | 114| Diplomacy/TileLink | [Rocket-chip](https://github.com/chipsalliance/rocket-chip) | 我们复用了来自 rocket-chip 的 Diplomacy 框架和 Tilelink 工具，来协商总线. | 115 116我们深深地感谢来自开源社区的支持，我们也鼓励其他开源项目在[木兰宽松许可证](LICENSE)的范围下复用我们的代码。 | 31## 关注我们 32 33Wechat/微信：香山开源处理器 34 35<div align=left><img width="340" height="117" src="images/wechat.png"/></div> 36 37Zhihu/知乎：[香山开源处理器](https://www.zhihu.com/people/openxiangshan) 38 --- 84 unchanged lines hidden (view full) --- 123在香山的开发过程中，我们采用了来自开源社区的子模块。具体情况如下： 124 125| 子模块 | 来源 | 详细用途 | 126| ------------------ | ------------------------------------------------------------ | ------------------------------------------------------------ | 127| L2 Cache/LLC | [Sifive block-inclusivecache](https://github.com/ucb-bar/block-inclusivecache-sifive) | 我们的新 L2/L3 缓存设计受到了 Sifive `block-inclusivecache` 的启发. | 128| Diplomacy/TileLink | [Rocket-chip](https://github.com/chipsalliance/rocket-chip) | 我们复用了来自 rocket-chip 的 Diplomacy 框架和 Tilelink 工具，来协商总线. | 129 130我们深深地感谢来自开源社区的支持，我们也鼓励其他开源项目在[木兰宽松许可证](LICENSE)的范围下复用我们的代码。 |
| 117 118## 论文发表情况 119 120### MICRO 2022: Towards Developing High Performance RISC-V Processors Using Agile Methodology 121 122我们在 MICRO'22 会议上的论文介绍了香山处理器及敏捷开发实践经验，包括一些面向设计、功能验证、调试、性能评估等方面的敏捷开发工具。论文得到了 Aritifact Evaluation 的所有三个徽章。 123 124[Paper PDF](https://github.com/OpenXiangShan/XiangShan-doc/blob/main/publications/micro2022-xiangshan.pdf) | IEEE Xplore (TBD) | ACM DL (TBD) | BibTeX (TBD) | |